WriteGmByPassDCache(ISASI)
产 品 支 持 情 况
| 产 品 | 是 否 支 持 |
|---|---|
Ascend 950PR/Ascend 950DT | √ |
Atlas A3 训 练 系 列 产 品/Atlas A3 推 理 系 列 产 品 | √ |
Atlas A2 训 练 系 列 产 品/Atlas A2 推 理 系 列 产 品 | √ |
Atlas 200I/500 A2 推 理 产 品 | x |
Atlas 推 理 系 列 产 品AI Core | x |
Atlas 推 理 系 列 产 品Vector Core | x |
Atlas 训 练 系 列 产 品 | x |
功 能 说 明
头 文 件 路 径 为:"basic_api/kernel_operator_scalar_intf.h"。
不 经 过DCache向GM地 址 上 写 数 据。使 用 场 景:
- 当 多 个 核 写 入 的 数 据 落 在 同 一 条Cache Line内 时,经 过DCache的 读 写 将 以64B为 粒 度,可 能 引 发 多 核 数 据 随 机 覆 盖 问 题(参 考DataCacheCleanAndInvalid调 用 示 例3)。使 用 该 接 口 不 经 过DCache直 接 按 操 作 数 大 小 读GM,可 避 免 此 问 题。
- 经 过DCache写GM时 可 能 导 致 多 核 间 的 数 据 不 一 致 问 题(详 细 原 因 请 参 考Cache写 策 略 与Cache一 致 性 问 题),使 用 该 接 口 不 经 过DCache直 接 向GM写 数 据,可 避 免 此 问 题。
函 数 原 型
C++
template <typename T>
__aicore__ inline void WriteGmByPassDCache(__gm__ T* addr, T value)
参 数 说 明
表 1 模 板 参 数 说 明
| 参 数 名 | 描 述 |
|---|---|
| T | 操 作 数 的 数 据 类 型。 |
表 2 接 口 参 数 说 明
| 参 数 名 | 输 入/输 出 | 含 义 |
|---|---|---|
| addr | 输 入 | 目 标GM地 址。 |
| value | 输 入 | 待 写 入 目 标 数 据。 |
数 据 类 型
支 持 的 数 据 类 型 为int8_t、uint8_t、int16_t、uint16_t、int32_t、uint32_t、int64_t、uint64_t。
返 回 值 说 明
无
约 束 说 明
无
调 用 示 例
C++
__gm__ int32_t *addr = const_cast<__gm__ int32_t *>(srcGlobal.GetPhyAddr());
int32_t value = AscendC::ReadGmByPassDCache<int32_t>(addr);
// 同 步 指 令:用 于 阻 塞 后 续 的 指 令 执 行,直 到 所 有 之 前 的 内 存 访 问 指 令(需 要 等 待 的 内 存 位 置 可 通 过 参 数 控 制)执 行 结 束。
AscendC::DataSyncBarrier<AscendC::MemDsbT::DDR>(); // DDR,等 待GM访 问 指 令。
AscendC::WriteGmByPassDCache<int32_t>(reinterpret_cast<__gm__ int32_t *>(dstGm), value + ADD_VALUE);
完 整 样 例 请 参 考GmByPassDCache类 样 例。